ここから始める アナ・ディジ混載設計



デバイスの記事

第4回 A-Dコンバータの基本構成と仕様項目

湯川 彰

今回からA-Dコンバータの設計について解説する．D-Aコンバータの場合と同様，A-Dコンバータにも多くの実現方式があり，使用目的に合わせて選択する必要がある．ここでは，A-Dコンバータの基本構成と仕様項目について説明する．また，後半ではA-Dコンバータの精度の問題についても議論する．入力容量などの影響を考慮して誤差を正確に見積もる必要がある．（編集部）

A-Dコンバータは，身近なところではテレビの映像処理，携帯電話の音声入力部と受信復調器など，アナログ信号を受ける部分にかならずと言っていいほど使われています．制御用途では，例えば最近の自動車には数十個のマイコンが使われていますが，そのほとんどがA-Dコンバータを搭載しています．しかし，ひと口にA-Dコンバータと言っても，変換する信号の性質や使う用途は異なり，要求される特性もさまざまです．D-Aコンバータの場合と同じく，A-Dコンバータにも万能のものは存在しません．そこで，使用目的にあったものを選び，選んだものの弱点を把握したうえで設計を進める必要があります．

MOS（metal oxide semiconductor）回路，とくにCMOS（complementary metal oxide semiconductor）回路は昔からの一般的な電子回路のイメージとはかなり異なったふるまいをします．論理回路でも，真空管やバイポーラ回路は定常的な電流が流れ，スイッチングに伴う電流分は定常電流より小さいというイメージがありました．ですから，消費電流の仕様を見たとき，この電流が流れ続けるものだという感覚になりがちです．これに対してCMOS論理回路はスイッチングするときだけドカンと電流が流れ，状態が変化しないときはほとんど電流が流れません．この過渡電流の見積もりが最近のLSIでは大きな問題になっています．

アナログ回路，とくにA-Dコンバータの入力部分でも似たような問題があります．スイッチト・キャパシタで信号をサンプリングするとき，瞬間的に電流が流れ，平衡状態に達すると流れなくなってしまうのです．このことは変換精度に大きな影響を与えるため，A-Dコンバータを使用する周辺回路を設計する際には注意が必要です．

そこで今回は，A-Dコンバータの出力形式と基本的な回路構成，仕様項目，A-Dコンバータを使用するうえで精度を維持するために配慮しなければならない入力インピーダンスの問題などについて解説します．

● 3種類のディジタル・コードを使い分ける

2進コードは，コンピュータの高級言語では（正負の）符号なし整数（unsigned integer），符号付き整数（signed integer）に用いる2の補数（2's complement）表現，そして浮動小数点（floating point）の3種類で，あとは語長の違いがあるだけです．一方，A-DコンバータやD-Aコンバータでは，ほかにいくつかの特徴的な表現方法があります．これを理解していないと，接続したときに「データがおかしい．接続は正しいはずなのに…」ということになってしまいます．また，A-D/D-Aコンバータの設計では，特殊なコードの利点を利用して動作の安定性を向上させることもあります．そこで，主要なコードとその特徴について説明します．

まず，正の値だけを対象にしたコードでもっともよく使われているのが，符号なしの整数表現である（ストレート）バイナリ・コード（straight binary code）です．通常はもっとも低い電圧を‘0’とし，2進数で表現します．積分型や逐次比較型のA-Dコンバータによる変換では，結果が直接このコードになるようにすると，すっきりした設計にな

表1
グレイ・コードとバイナリ・コードの比較
グレイ・コードでは，隣り合うコードの間の違いはどれか1ビットだけである．このコード間の演算は実行できない．

数	グレイ・コード	バイナリ・コード
0	0000	0000
1	0001	0001
2	0011	0010
3	0010	0011
4	0110	0100
5	0111	0101
6	0101	0110
7	0100	0111
8	1100	1000
9	1101	1001
10	1111	1010
11	1110	1011
12	1010	1100
13	1011	1101
14	1001	1110
15	1000	1111




図1　コード変換回路
バイナリ・コードからグレイ・コードへの変換の際の遅延は排他的論理和1段ですむ．グレイ・コードからバイナリ・コードへの変換では排他的論理和によってキャリが伝播することに注意する必要がある．

ります．制御用などの中速および高速のA-Dコンバータではこれをインターフェース・コードに用いるのが普通です．

使う用途は限られますが，グレイ・コード(Gray code)も重要です．**表1**に示す4ビットの対照表にあるように，グレイ・コードも‘0’から始まり，2進数と同じような形をとりますが，隣り合うコードがどれか1ビットだけ異なるというコード体系を持っています．ですから，ビットの位取りがかならずしも重みに対応していません．

バスを介してデータを高速に送る場合，受信点の波形ひずみやビットごとの伝播遅延の差が原因で受信タイミングがずれ，データ誤りを生じることがあります．とくに，MSB(most significant bit)だけが‘0’でほかが‘1’のコードからMSBだけが‘1’のコードに変化したとき，あるいはその逆のとき，伝送路の状態変化が最大になります．駆動側でも負荷条件が最大となるので，駆動電源電圧が低下してデータ誤りを生じやすくなります．このときエラーを起こすと，本来1 LSB(least significant bit)しか違わないのに大きな誤差となり，信号対ノイズ比(S/N)が大きく劣化します．

グレイ・コードを用いれば，隣り合うコードは1ビットだけしか変化しないので，微小変化のときに大きな誤りが発生することを防げます．また，詳細は並列型A-Dコンバータのところで述べますが，グレイ・コードは並列型A-Dコンバータのコード変換にも用いられます．バイナリ・コードからグレイ・コードへの変換回路は**図1(a)**のようになります．また，グレイ・コードからバイナリ・コードへの変換は**図1(b)**のようになります．とくに，**図1(b)**の場合には，EXOR(排他的論理和)回路の信号伝播を伴います．用途がもともと高速なA-D変換なので，コード変換に際して論理遅延を考慮したタイミング設計が必要です．

もう一つ，最近はほとんど使われませんが，1けた当たり4ビットを用いて10進で出力するBCD(binary coded decimal)コードがあります．発光ダイオードなどを使った表示デバイスでは，10進1けたが1素子として市販されています．これを使って表示する装置では，10進出力があると直結できるので便利です．BCDコードはこの要求にこたえるために設定された符号です．しかし，このコード体系では，4ビットで表現できる値が本来16値であるのに対して10値しか使いません．効率が悪く，配線数が増えるため，最近ではほとんど使われていません．

正負両方の値を表現する場合，符号の扱いによっていくつかの表現があります．まず，負の最小値を‘0’としてバイナリ表現する方法があります．これはオフセット・バイナリ(offset binary code)と呼ばれます．ちょうどMSBだけが‘1’のとき，入力を‘0’とするのが普通です．変換範囲の基準となる電圧を1個のD-A変換回路を用いてA-Dコンバータを構成したとき，もっとも簡単に作れるのがこのコードです．

2の補数表現は加減算を加算器だけで実現できるため，ディジタル信号処理を行うときの標準的な表記法になっています．最上位ビットが符号ビットです．正の値は符号ビットが‘0’で，ストレート・バイナリの場合と同じです．負の値は符号ビットが‘1’で，絶対値が等しい正の値を足し合わせたとき，最上位ビットから上位に対してキャリが発生し，全ビットがちょうど‘0’になる数字になります．正の値と負

の値の相互変換は，最上位ビットを含む全ビットを反転させ，最下位ビットに‘1’を加える操作になります．

サイン・マグニチュード（sign magnitude）表現も最上位ビットを符号ビットとし，正の値はやはりストレート・バイナリの場合と同じです．負の値はMSBが‘1’で，下位ビットは‘0’を中心に対称，つまり絶対値が正の数と同じ表記となります．入力信号がゼロ付近の微小信号となることが多いとき，オフセット・バイナリや2の補数で表現すると，すべて‘1’からすべて‘0’への遷移が頻繁に発生することになります．つまり，この状態で通信路の消費電力が最大となります．このことは放射するノイズも大きいことを意味します．

サイン・マグニチュード表現を用いると，上述のようなときに符号ビットと最下位ビットだけの変化になります．つまり，消費電力と不要放射ノイズの点で有利になります．筆者も音声信号変換用のオーバサンプリングA-Dコンバータを開発したとき，ディジタル出力インターフェースは2の補数を使いましたが，内部のD-A変換回路とのインターフェースにはサイン・マグニチュード表現を用いました．

表2に3種類の符号の比較を示します．

A-Dコンバータでは浮動小数点を扱うことはほとんどありませんが，しいて挙げれば，音声のPCM（pulse code modulation）通信に用いられる符号があります．人の声は大きかったり小さかったり，個人差や状況差で違いがあり，70dB以上のダイナミック・レンジが必要とされています．一方，人の個人的特徴を了解させるためには，だいたい40dB内外の*SN*比があれば十分とされています．例えば，70dBを満たすために整数表現では12ビットの語長が必要となります．これでは不経済です．

そこで，対数圧縮に基づいて，符号1ビット，指数部3ビット，仮数部4ビットの合計8ビットの語長によって表現することで効率化を図っています．圧縮方法には2種類あり，日米ではμ則（μ-law），欧州ではA則（A-law）と呼ばれる規則で標準化されています．

表2　オフセット・バイナリとサイン・マグニチュード，2の補数表現の比較

オフセット・バイナリは負の最大値から順番に数値が振られる．サイン・マグニチュードは0に対して（符号を除いて）対称になる．2の補数は，絶対値が等しい二つの正負の値を足しあわせると，オーバフローに対してキャリを出して，あとはすべてゼロになる．

数	オフセット・バイナリ	サイン・マグニチュード	2の補数
7	1111	0111	0111
6	1110	0110	0110
5	1101	0101	0101
4	1100	0100	0100
3	1011	0011	0011
2	1010	0010	0010
1	1001	0001	0001
0	1000	0000 1000	0000
−1	0111	1001	1111
−2	0110	1010	1110
−3	0101	1011	1101
−4	0100	1100	1100
−5	0011	1101	1011
−6	0010	1110	1010
−7	0001	1111	1001
−8	0000	−	1000

● サンプル・ホールドやD-A変換で構成される

入力されたアナログ値がA-Dコンバータの分解能で規定される電圧幅の範囲にある場合，アナログ信号をディジタル信号に変換することは，対応するディジタル・コードで代表させるということに相当します．そのためA-Dコンバータは，**図2**のように変換に要する時間だけ入力されるアナログ信号を保持しておくサンプル・ホールド回路，範囲を特定するための基準となるアナログ量を出力するD-A変換回路，この基準となる電圧値と保持された入力信号の大小関係を比較する比較回路，この比較出力を用いてディジタル・コードを作る符号化回路，D-A変換回路を変換手順にしたがって制御する回路から構成されます．このそれぞれに対して仕様を満たす回路を選び，設計を進めていくことになります．なお，サンプル・ホールド回路の前には折り返しノイズ防止のためのフィルタが付加されることもあります．また，サンプル・ホールド回路を付加しない方式




図2　A-Dコンバータの基本構成

A-Dコンバータは大きく分けて，サンプル・ホールド回路，比較回路，符号化回路，D-A変換回路，制御回路に分割できる．中には，サンプル・ホールド回路を持たないものもある．

もあります．

設計を進めるうえでまず行わなければならないことは，入力されたアナログ値がどのディジタル値にもっとも近いかを探索する方法の選定です．それによって，D-A変換回路や比較回路として用いる回路の選択範囲がある程度絞られることになります．この探索方法は，大きく分けて以下の四つがあります．

1）小さいほうから順番に探索する方法（積分型）

2）データのソーティングでよく用いられる2分探索法（逐次比較型）

3）分解能と同じ数の比較回路を並べて一度に比較する方法（並列型）

4）変換をいくつかの段階に分け，最初は大ざっぱな変換を行い，変換結果に対する誤差分のアナログ量を次段に渡してこれをさらに変換し，その変換誤差分をさらに次の段に渡す，といったことを繰り返す方法（パイプライン型）

これらの詳細については次回説明しますが，それぞれの方式の主な応用領域を**図3**に示します．低速領域では積分型のA-Dコンバータが用いられています．主な用途はディジタル・マルチメータや温度計，計量ばかりなどです．この領域も最近はオーバサンプル型に置き換えられる傾向にあるようです．

中速で12ビット以下の領域は逐次比較型が主流です．12ビット以上になると，主として内蔵のD-A変換回路の精度を維持することが困難となるため，オーバサンプル型が主流となります．高速の領域では8ビットまでは並列型が，8ビットは並列型とパイプライン型の中間のサブレンジング型が，10ビット以上ではパイプライン型が主流です．なお，オーバサンプル型はΔ-Σ（デルタシグマ）とかΣ-Δ（シグマデルタ）とか呼ばれる方式で，本連載では別途取り上げる予定です．




図3　A-Dコンバータの方式と適用領域
横軸を分解能，縦軸をサンプリング周波数とし，現在主流となっている積分型，逐次比較型，並列型，サブレンジング型，パイプライン型，オーバサンプル型の適用領域を示した．

● 仕様項目の多くはD-Aコンバータと共通

A-Dコンバータはアナログ信号をディジタル信号に置き換える働きをするものです．そのため，**表3**のようにその逆変換であるD-Aコンバータの仕様と似た項目が並びます．また，定義や制約もD-Aコンバータの場合と似ているケースが少なくありません．こうした点については，本誌2004年12月号，pp.138-143の連載第1回を参照してください．

1）電源電圧範囲 V_{DD}

制約についてはD-Aコンバータの場合と同じですが，D-Aコンバータではアナログ電圧を外部に出力しなければならないので，強い制約を受けるのに対して，A-Dコンバー

表3　A-Dコンバータの主な仕様項目
仕様項目は各種団体によって標準化が図られている．

仕様項目	記　号	単　位
電源電圧範囲（power supply voltage range）	V_{DD}	V
基準電圧範囲（reference input voltage range）	V_{REF}	V
基準電源電流（reference input current）	I_{REF}	mA
入力電圧範囲（input voltage range）	V_i	V
入力電流（input bias current）	I_{IB}	μA
入力抵抗（input resistance）	R_{in}	kΩ
入力容量（input capacitance）	C_{in}	pF
分解能（resolution）	N	ビット
ゼロ・スケール誤差（zero scale error）	E_{ZS}，E_O	LSB，%
フルスケール誤差（full-scale error）	E_{FS}，E_G	LSB，%
微分直線性（differential linearity error）	*ED*，*DNL*，*DLE*	LSB
積分直線性（integral linearity error）	*EL*，*INL*，*ILE*	LSB，%
ミッシング・コード	―	―
電源電圧除去比（power supply rejection ratio）	K_{SVS}，K_{SVR}，*PSRR*	%，dB
サンプリング周波数（sampling frequency，sampling rate）	f_s	（M）Hz
変換時間（conversion time）	t_c	μs
フルパワー入力帯域（full-power input bandwidth）	―	（M）Hz
小信号入力帯域（small signal input bandwidth）	f_{max}	（M）Hz
信号対ノイズ比（signal-to-noise and distortion ratio）	*SNR*，*S/N*	dB
有効ビット数（effective number of bit）	*ENOB*	ビット
全高調波ひずみ（total harmonic distortion）	*THD*	dB，%
混変調ひずみ（inter-modulation distortion）	*IMD*	dB
スプリアス・フリー・ダイナミック・レンジ（spurious free dynamic range）	*SFDR*	dB
微分利得（differential gain）	*DG*	%
微分位相（differential phase）	*DP*	°(deg)
チャネル間アイソレーション（channel separation）	*CS*	dB
アパーチャ遅延（aperture delay）	―	ns
アパーチャ不確定（aperture uncertainty）	―	ps

タが外部へ出力するのは論理レベルの電圧になるので，低電圧化に対する障害は少ないと言えます．学会論文などを見ると，D-A コンバータより低電圧化が進んでいます．

電源電圧を下げると，当然変換する電圧幅も小さくしなければなりません．1 LSB の電圧幅が狭くなり，熱雑音や $1/f$ ノイズなど，素子固有のノイズの影響を受けやすくなります．これらによる特性劣化を避けるためには，トランジスタのチャネル長とチャネル幅を大きくしなければなりません．そのため，回路構成をそのままにして設計すると，古いプロセスで設計したときよりノイズが大きくなる傾向があります．ただし，高速の領域で，素子ノイズや加工精度が問題とならない低い分解能のときに限れば，チャネル長の短いトランジスタを使うことができるので，低電圧化とファイン・パターン化（プロセス微細化）のメリットが生きます．

2）基準電圧範囲 V_{REF}

基準電圧は，A-D コンバータでは主として内蔵の D-A 変換回路に供給するものなので，D-A コンバータの制約と同じになります．

3）基準電源電流 I_{REF}

この項も D-A コンバータの場合と同じになります．

4）入力電圧範囲 V_i

入力電圧範囲は，電源電圧や変換方式，回路形式と強い関係があります．

MOS 集積回路の A-D コンバータの入力は，サンプル・ホールド回路を兼ねてスイッチト・キャパシタ構造をとることが多いようです．このとき，例えば**図4**に示すように，入力のサンプリング中はサンプリング・キャパシタ C_0 の片方を一定電圧にバイアスすることになるので，次段である電圧比較器の動作点はある程度自由にバイアスすることができ，入力電圧とは異なる電圧にシフトして処理できます．A-D コンバータの入力電圧範囲が電源電圧範囲の中であれば，このような方法によってある程度電圧を自由に設定できます．ただし，シフトするにはそのためのバイアス電圧源を用意しなければなりません．入力信号を電圧比較器や OP アンプ（演算増幅器）に直接入力するときは，その入力回路の入力範囲で決まります．




図4　A-D コンバータ入力部の例

A-D コンバータの典型的な入力部の回路を示す．C_0 により入力信号がサンプリングされるが，比較回路のバイアス電圧は独立に設定することができる．その制限は，容量への入力が変化しても比較回路側のバイアス回路に付随する pn 接合が順バイアスされないことが条件となる．

5）入力電流 I_{IB}

入力電流は，入力回路の形式と強い関係があります．

A-D コンバータの入力回路は，スイッチト・キャパシタ回路や比較回路を構成するトランジスタのゲート電極への入力，または仮想接地された抵抗への入力になっています．トランジスタのゲート入力のときは，入力電流は無視できるほどです．スイッチト・キャパシタの入力はキャパシタで受けるのでインピーダンス無限大と考えがちですが，スイッチの切り替わりに伴って電流が流れるので注意が必要です．

変換する信号源のインピーダンスが高いと，このインピーダンスと入力電流の積の電圧が誤差となる可能性があります．そこで，この積が変換器の 1 LSB の値より小さくなるように信号源インピーダンスを設計する必要があります．詳細については後で説明します．

6）入力抵抗 R_{in}

一端を仮想接地した抵抗が入力であれば，入力抵抗はその抵抗値になります．スイッチト・キャパシタ回路では容量を C，スイッチの切り替え周期を f，入力電圧を V とすると，fCV の電流が流れるので，入力抵抗は近似的に $1/fC$ になります．例えば，5pF で 10MHz のサンプリング周波数であれば，20kΩということになります．

入力信号電圧は信号源の電圧に対して，信号源インピーダンスと入力抵抗の分圧になるので，例えば信号源インピーダンスを 200 Ωとすると，スイッチング周波数より十分低い周波数に対して 1％程度の誤差を生じることになります．

7）入力容量 C_{in}

A-D コンバータには入力容量があるため，高い周波数の信号は減衰します．そのカットオフ周波数は，信号源のインピーダンス R と入力容量 C によって決まる $1/2\pi CR$ になります．また，サンプリングに必要な時間は CR の時定数より十分に長くなります．とくに高周波信号を処理する際には注意が必要です．入力容量は，用いる変換方式と回路形式に左右されます．

8）分解能 *N*

分解能はA-Dコンバータが出力するビット数です．用いる回路の精度とレイアウト寸法に対して大きな影響を与えます．

9）ゼロ・スケール誤差 E_{ZS}，E_0

A-Dコンバータでは，1コード上へ切り替わる電圧は，一部の例外を除いて四捨五入と同じようにそのコードを代表する値より1/2 LSB低い値に設定します．これは，Mid Riserと呼ばれます．そこで，実測のゼロ(0)コードから1コードへ切り替わる電圧に対して1/2 LSB低い電圧を実測のゼロ・コード電圧と定義し，この値と本来のゼロ・コード電圧の差をゼロ・スケール誤差と定義します．

比較回路のオフセット電圧，スイッチのフィード・スルーと基準電圧の配線の共通インピーダンスが，ゼロ・スケール誤差の最大の発生原因となります(**図5**)．

10）フルスケール誤差 E_{FS}，E_G

最大コードに遷移する実測上の電圧にゼロ・スケール誤差分の補正を加え，さらに1.5 LSBを加えた電圧を考えます．この値と理想状態のフルスケール値の差をフルスケール誤差と定義します．

スイッチのフィード・スルーと基準電圧の配線の共通インピーダンスが，フルスケール誤差の最大の発生原因となります(**図5**)．

11）微分直線性 E_D，*DNL*，*DLE*

1 LSBの電圧幅ばらつきの測定値と，ゼロ・スケールとフルスケールの測定値から計算した1 LSBの電圧の差を微分直線性と呼びます．正または負の最大値で代表させます(**図5**)．

12）積分直線性 E_L，*INL*，*ILE*

ゼロ・スケールとフルスケールの測定値から計算したコード変化点電圧と実際のコード変化点電圧の差を積分直線性と呼びます．これは，微分直線性をゼロから累算していった値と一致します．正または負の誤差の最大値で代表させます(**図5**)．

高速なA-Dコンバータでは，出力コードが変化する入力電圧をプロットしたものに対して，最小2乗法によって近似直線を引き，実測値のうちこの直線からもっともずれている値を積分直線性として用いることがあります．信号処理では，オフセット電圧やゲイン・エラー(利得誤差)より直線性がもっとも重要である場合が多いためです．

13）ミッシング・コード

A-Dコンバータの直線性が悪いと，どのような電圧を入力しても現れないコードを生じることがあります．この現れないコードをミッシング・コードと呼びます．これがないことを保証する必要があります．なお，微分直線性が1/2 LSB以下であれば，ミッシング・コードは生じません．

14）電源電圧除去比 K_{SVS}，K_{SVR}，*PSRR*

電源電圧の変動が等価的に入力電圧のどれだけの変動に相当するのか，そして出力コードに影響するのかの指標が電源電圧除去比です．D-Aコンバータの場合と違って，A-Dコンバータでは，直流について1 LSB以下の変動は量子化によって丸められてしまうので，測定できません．そこ




図5
A-Dコンバータの精度を表す四つの仕様項目
ゼロ・スケール誤差，フルスケール誤差，微分直線性，積分直線性を示した．

で，十分低い周波数で変調した電源を用いて，別の低い周波数の正弦波の信号入力をA-D変換して，出力コードに含まれる電源に重畳した周波数成分を分析することで電源電圧除去比を求めます．

15）サンプリング周波数 f_s

信号をサンプリングできる周期の逆数の最大保証値をサンプリング周波数と呼びます．ここで用いる周期ですが，パイプライン型A-Dコンバータなどではかならずしも変換時間とは一致しません．実際のサンプリング周波数の半分（ナイキスト周波数）より低い周波数の信号は，変換された出力でも周波数の変化はありません．一方，それ以上の周波数成分は折り返しノイズとなってナイキスト周波数に対してちょうどミラー・イメージとなる周波数に現れます．サンプリング周波数の仕様を決める際には，この点に注意が必要です．

16）変換時間 t_c

変換時間は，入力信号のサンプリングを始めてから出力データが得られるまでに要する時間です．逐次比較型のA-Dコンバータではサンプリング周期と同じになります．一方，パイプライン型A-Dコンバータなどでは大きく異なります．

17）フル・パワー入力帯域幅

変換レンジいっぱいの正弦波信号を入力する際に振幅特性および信号対ノイズ比が著しく劣化しない最大の周波数をフル・パワー入力帯域幅と呼びます．A-Dコンバータの初段であるサンプル・ホールド回路の最大応答がスルー・レートで制限されるときなどは，この仕様が設定されることがあります．

18）小信号入力帯域 f_{max}

最大入力振幅の1/10程度の振幅の正弦波信号を入力する条件で，振幅特性および信号対ノイズ比の著しい劣化がない最大の周波数を小信号入力帯域と呼びます．

19）信号対ノイズ比 *SNR*，*S*/*N*

D-Aコンバータの場合と定義は同じです．

20）有効ビット *ENOB*

D-Aコンバータの場合と定義は同じです．正弦波を変換して得られたデータを高速フーリエ変換（FFT）によって信号成分とノイズ成分に分離し，ノイズ成分の電力和と信号電力の比をとることで求められます．

21）全高調波ひずみ *THD*

信号と高調波ひずみの総和の比をとったものを全高調波ひずみと言います．A-Dコンバータの場合，高次のひずみはナイキスト周波数内に折り返されます．そこで，高調波として10次程度までの和で計算します．

22）混変調ひずみ *IMD*

基本的にはD-Aコンバータの場合と定義は同じです．A-Dコンバータでは和の周波数や高調波などはナイキスト周波数より高くなるので，折り返された周波数にスペクトラムが現れます．このスペクトラムで規定します．

23）スプリアス・フリー・ダイナミック・レンジ *SFDR*

基本的にはD-Aコンバータと定義は同じです．A-Dコンバータでは変調された信号を受信したときの影響になります．この特性が悪いと，OFDM（orthogonal frequency division multiplex；直交周波数分割多重）など，多数のキャリアを持つ変調波をA-D変換したときに，キャリア間の干渉が生じて，受信エラー率を悪くする可能性があります．

24）微分利得 *DG*

D-Aコンバータの場合と定義は同じです．

25）微分位相 *DP*

D-Aコンバータの場合と定義は同じです．

26）チャネル間アイソレーション *CS*

D-Aコンバータの場合と定義は同じです．

27）アパーチャ遅延（aperture delay）

A-Dコンバータが入力信号をサンプリングするタイミングと，基準となるクロック信号のタイミングの時間差をアパーチャ遅延と言います．LSIにA-Dコンバータを搭載する場合，入力信号をサンプリングするタイミングの直前にノイズを誘発させる動作（大きく変化する論理動作やメモリ・アクセスの開始など）は避ける必要があります．アパーチャ遅延を確認することで，注意しなければならないタイミングを計算することができます．

28）アパーチャ不確定（aperture uncertainty，aperture jitter）

高速なA-Dコンバータでは，サンプリングのタイミングが変動すると，信号対ノイズ比が劣化します．この変動の実効値をアパーチャ不確定と呼びます．

原因としては，スイッチの信号電圧依存や，クロック信号がサンプル・ホールド回路に伝わるときにノイズによって生じるジッタなどがあります．クロック信号と等しい周波数の正弦波を入力し，サンプリング・タイミングを入力正弦波の最大傾斜付近に調整して出力されるコードの変動を測定し，その実効値を計算することによってアパーチャ

不確定を求めます．なお，本誌2004年10月号，pp.87-93の特集2 第3章「ミックスト・シグナルLSI設計における信号の取り扱い」の**図6**に，信号の周波数とA-Dコンバータの分解能，許容ジッタ量の関係を示しています．

● 入力容量の影響を考慮して設計する

冒頭でも触れましたが，MOSのサンプリング回路ではサンプリングするときにサンプリング・キャパシタが入力端子に接続されています．A-D変換モードに入ると，このキャパシタは入力から切り離され，別のノードに接続されます．いずれの場合も入力端子は抵抗につながっていませんから，入力インピーダンスは直流的には無限大です．しかし，動作に伴う電荷の移動はありますから，電流は流れます．A-Dコンバータの設計では，これによって引き起こされる電圧変化を考慮する必要があります．

その極端な例は，自動車やエアコンなど，外来ノイズの多い環境で使用する逐次比較型のA-Dコンバータです．これらの用途では，ノイズの影響を小さくするため，A-Dコンバータの信号入力部に抵抗と容量で構成されるフィルタを接続します．また，例えば電池の電圧をモニタするときなどは，電池の電圧がそのシステムの中でもっとも高い電圧になるのが普通なので，そのままでは測定できません．電池の電圧を抵抗で分圧してA-Dコンバータに入力します．このとき，消費電流を小さくするため，抵抗値は数MΩになります．これは，フィルタを構成する容量と抵抗の値，および使用条件によっては，変換精度に大きな影響を与えます．10年ほど前までは，マイクロコントローラに搭載するA-Dコンバータは「おまけ」程度の位置づけだったので，精度に対する要求はそれほど厳しくありませんでした．しかし，最近ではシステムの消費電力や自動車の燃費に直接影響があるため，精度に対する要求が格段に厳しくなっています．

逐次比較型A-Dコンバータの入力部は集積回路内では**図6**のようになっています．集積回路上のボンディング・パッドからESD（electrostatic discharge）保護回路[注1]と変換するチャネルを選択するためのマルチプレクサ[注2]を通り，サンプリング・スイッチを介してサンプリング・キャパシタに接続されています．この回路によって異なる電圧を交互にA-D変換すると，問題が発生します．

その例として，逐次比較型A-Dコンバータで3Vと0Vを10μs周期で交互にサンプリングし，入力が0Vに接続されたフィルタのキャパシタの電圧を解析したグラフを**図7**に示します．外部のフィルタは5kΩと0.1μFとしました．0Vをサンプリングしたとき，サンプリング・キャパシタには前にサンプリングした3Vが充電されているので，少し電圧が上昇します．A-D変換を行い，ほかのチャネルを変換しているとき，入力電圧が0Vなので5kΩの抵抗を介して多少は放電しますが，時定数が長いので元の状態には回復




図6　逐次比較型A-Dコンバータの入力部分

逐次比較型A-Dコンバータの入力部分は，ボンディング・パッドからESD保護回路を介してチャネル選択のためのマルチプレクサを通り，サンプリング・スイッチに接続される．また，サンプリング・スイッチからサンプリング・キャパシタを介して比較回路の入力に接続される．容量としては，マルチプレクサの寄生容量がもっとも大きくなる．




図7　サンプリングに伴う電圧変化（一部）

10μs周期で3Vと0Vを交互にサンプリングしたときの0V端子の電圧変化を示す．信号源インピーダンスは5kΩで，フィルタ容量は0.1μFとした．入力容量は10pF．

注1：静電気で帯電したものがLSIに接触したり，帯電したLSIが導電性の物体に接触したときに破壊されないように保護する回路のこと．静電保護回路ともいう．pn接合ダイオードやMOSトランジスタを組み合わせて構成する．

注2：A-Dコンバータの入力を切り替える用途などに用いる，複数のアナログ・スイッチを組み合わせた回路．




図8　サンプリングに伴う電圧変化

図7と同じ条件で50周期をプロットした図．最初はサンプリング後の平らな部分がほぼ水平になっているが，50周期付近になると放電によってサンプリング前の状態に近づいてきている．

しません．

3Vをサンプリングしたあと再びこのチャネルをサンプリングすると，さらに電圧が上昇します．このように，入力端の電圧は上昇していきます．**図8**に長い時間プロットした図を示します．グラフの最初の水平部分は平らですが，電圧が上昇するに従って平らだった部分が右下がりとなります．信号源インピーダンスによる放電電流とほかのチャネルからのサンプリングに伴って，流れ込む電流がつり合う電圧まで上昇することが読みとれます．

このように，サンプリングを行うとき，信号源のインピーダンスが高いと，サンプリング・キャパシタに引き込まれた電荷をすぐには補充できないので，入力電圧が変化することになります．十分時間がたてば元の電圧に復帰しますが，通常はそれほど待てません．そこで，信号源インピーダンスの値によってサンプリング誤差がどのようになるのかを考えてみましょう．A-Dコンバータのすべての方式について同様のことがいえますが，具体的なイメージがわくように逐次比較型A-Dコンバータを例に議論を進めます．

手っ取り早い解析方法はSPICEシミュレーションで解を求めることですが，さまざまな条件でシミュレーションする必要があります．設計指針を得るために，解析解は有用です．解析解では，すべての定数を含む微分方程式を作って解く方法もありますが，実際の回路設計ではいくつかの定数は無視できるような値に設定する方法が利用されています．

いくつかの定数を無視する解析の例として，信号源インピーダンスが高く，サンプリング時間がフィルタの時定数より十分短い場合を考えます．これは，サンプリング期間中に信号源から電荷の流入が無視できるか，フィルタ容量の作用で電圧変化が非常に小さい場合に相当します．このような状態は，電源電圧をモニタする場合に当てはまります．なお，フィルタの時定数がサンプリング時間に比べて十分短いときは，入力信号はサンプリングによる変動に対して追従できるので，誤差解析を行う必要はありません．

● 1回サンプリングの誤差はキャパシタで補正できる

ここで，LSIのピン周り，ボンディング・パッド，入力保護回路，およびマルチプレクサの入力側の容量の和をC_{p1}，マルチプレクサからサンプリング・スイッチまでの寄生容量をC_{p2}，サンプリング・スイッチからサンプリング・キャパシタまでの寄生容量をC_{p3}，サンプリング・キャパシタの容量をC_Iとします．

今，あるチャネルをサンプリングするためにスイッチを切り替えることを考えます．信号源インピーダンスをR，入力電圧をV_I，入力部分に付加される容量をC_0とします．

C_0に蓄えられた電荷は，寄生容量および入力容量に分配されます．信号源インピーダンスは高いので，サンプリングの前と後で全電荷は一定であると近似します．サンプリングされた電圧V_Xはサンプリングを行う前にC_0の電位がV_Pであったとすると，以下のようになります．

$$\left(C_0+C_{p1}\right)V_I+\left(C_{p2}+C_{p3}+C_I\right)V_P = \left(C_0+C_{p1}+C_{p2}+C_{p3}+C_I\right)V_X \quad (1)$$

ここでフィルタ容量がほかの容量より十分大きいと，$C_0+C_{p1} \gg C_{p2}+C_{p3}+C_I$となり，以下のようになります．

$$V_X \approx V_I - \frac{C_{p2}+C_{p3}+C_I}{C_0+C_{P1}}\left(V_I - V_P\right) \quad (2)$$

したがって，1回の変換では，フィルタ容量とA-Dコンバータそのものの容量の比と連続するサンプリング電圧差の積に比例する誤差が生じることになります．

誤差が最大となるのは，変換レンジの最小値をサンプリングした後，最大値をサンプリングするか，またはその逆であるときです．このときの誤差をNビットに対してk LSB以下とするためには，変換レンジを2^N LSBとして式(2)の右辺第2項が目標とする最大誤差のk LSBより小さいと置きます．これにより，以下の式が求められます．

$$C_0 > \frac{1}{k}2^N\left(C_{p2}+C_{p3}+C_I\right)-C_{p1} \quad (3)$$

つまり1回のサンプリングでは，式(3)を満たすC_0を付加すれば，精度を確保できることになります．この値は，A-Dコンバータの入力容量に分解能2^Nをかけたものに近い値になります．ただし，別のチャネルを変換した後，誤差なく再びサンプリングできるのは，フィルタの時定数より十分に時間がたってからということになります．また，同じ電圧をサンプリングするときに再充電はないので，データの信頼性を高めるために2度連続して同じチャネルを変換しても誤差が増加することはありません．

● チャネル・スキャンしたときはフィルタ抵抗値を調整

次に，複数の信号を順番にスキャンし，注目するチャネルが一定周期でサンプリングされる場合を考えます．

いま，V_2を変換した後，V_1を変換すると仮定しましょう．V_1に切り替わる前はC_{p2}，C_{p3}，C_IはV_2によって充電されているので，V_1に充電する電流が流れます．この電流は最終的には信号源からの電流で補償されるわけですが，信号源インピーダンスによって電圧降下を生じます．サンプリング周期f_sでMチャネルをスキャンしているとすると，この電流の時間平均値Iは，以下の式で表されます．

$$I=\left(C_{p2}+C_{p3}+C_I\right)\left(V_1-V_2\right)f_s/M \qquad (4)$$

この電流がフィルタ抵抗を流れることによる電圧降下によってフィルタの電圧Vが変化して，以下のようになります．

$$V=V_1-IR=V_1-R\left(C_{p2}+C_{p3}+C_I\right)\left(V-V_2\right)f_s/M \qquad (5)$$

この式を整理すると，

$$V=\frac{V_1}{1+R\left(C_{p2}+C_{p3}+C_I\right)f_s/M}-\frac{R\left(C_{p2}+C_{p3}+C_I\right)f_s/M}{1+R\left(C_{p2}+C_{p3}+C_I\right)f_s/M}V_2 \qquad (6)$$

となります．この電圧降下が目標とするA-Dコンバータの精度k LSBより小さくなければならないと置きます．

式(6)を変形することで，フィルタの最大抵抗値が求められます．最悪条件は電圧差が変換レンジと等しい場合で，

$$R<\frac{kM}{\left(2^N+k\right)f_s}\frac{1}{C_{p2}+C_{p3}+C_I} \qquad (7)$$

となり，信号源のインピーダンスを含めたフィルタの抵抗値はこの式で求められる値より低く設定する必要があることになります．また，抵抗値をこの値より低くできないときは，チャネル・スキャンの周期を長くするか，緩衝増幅器を付加して信号源インピーダンスを下げなければなりません．

以上述べたように，精度を高く保つためには入力経路の時定数をサンプリング周期より十分短くするか，逆にサンプリング周期を時定数より十分長くする必要があります．この条件が満たされない場合，入力信号によっては大きな誤差を生じる可能性があることに留意する必要があります．

次回は，各種A-D変換方式とそれぞれの回路構成についてお話しします．

ゆかわ・あきら
NECエレクトロニクス(株) コア開発事業部

<筆者プロフィール>
湯川 彰．NECエレクトロニクス コア開発事業部で，主としてアナログ設計に関連する設計技術の効率化と，どのようなコアをどのように設計するかを検討しています．でも，最近はどの設計もアナログ的になり，かかわらなければならない事がらがどんどん増えて困惑しています．本誌の編集者からは「初心者向けの記事を…」と言われていますが，筆者自身30年以上この世界にいるもので，「アナログ技術の一般常識と常識外の境界をどこに定めるか」の難しさを味わっています．